Differences between revisions 2 and 4 (spanning 2 versions)
Revision 2 as of 2009-02-26 21:08:42
Size: 388
Editor: whitehole
Comment:
Revision 4 as of 2009-02-27 08:20:00
Size: 756
Editor: whitehole
Comment:
Deletions are marked like this. Additions are marked like this.
Line 2: Line 2:
1. 調達リストとその状況仕様検討->発注->納品のどの段階にいるか
1. 調達リストとその状況
 *
仕様検討->発注->納品のどの段階にいるか excel の表にまとめる。
Line 8: Line 10:
3. ADC/DAC noise level check
 * Spectrum を取る。
3. ADC/DAC check
 * 雑音スペクトラムを取る。
 * 遅延時間測定 (In->ADC->DAC->Out)
Line 11: Line 14:
4. 4. Anti-alias / Anti-imaging filter check
 * 伝達関数
 * 雑音スペクトラム

5. ADC sampling clock 配線
 * 配線図
 * 写真

6. ADC / DAC 68pin コネクタ
 * 配線図確認 (PCI ボード製品のマニュアルは不完全なので、これのチェックは必須)

チェック項目

1. 調達リストとその状況

  • 仕様検討->発注->納品のどの段階にいるか excel の表にまとめる。

2. 16kHz sampling signal check

  • 波形データを取り、電圧レベル、デーティー比を確認。
  • sampling clock と 1 PPS との関係(立ち上がり同期か立ち下がり同期か)

3. ADC/DAC check

  • 雑音スペクトラムを取る。
  • 遅延時間測定 (In->ADC->DAC->Out)

4. Anti-alias / Anti-imaging filter check

  • 伝達関数
  • 雑音スペクトラム

5. ADC sampling clock 配線

  • 配線図
  • 写真

6. ADC / DAC 68pin コネクタ

  • 配線図確認 (PCI ボード製品のマニュアルは不完全なので、これのチェックは必須)

CLIO/Tasks/DigitalControl/Caltech_setup (last edited 2013-03-11 10:52:08 by OsamuMiyakawa)