Differences between revisions 40 and 64 (spanning 24 versions)
⇤ ← Revision 40 as of 2009-03-24 06:53:19 →
Size: 10475
Editor: KojiArai
Comment:
← Revision 64 as of 2009-06-28 00:24:19 → ⇥
Size: 9146
Editor: whitehole
Comment:
Deletions are marked like this. Additions are marked like this.
Line 1: Line 1:
## page was renamed from CLIO/Plans/DigitalControl/Caltech_setup
## page was renamed from CLIO/digital/Caltech_setup
<<TableOfContents(2)>>
Line 5: Line 9:

---- /!\ '''Edit conflict - other version:''' ----
Line 23: Line 25:
---- /!\ '''Edit conflict - your version:''' ----
 *--(宇宙線研Research agreementサイン)--
 *--(宇宙線研予算移送)--
 *--(Caltech事務、銀行口座開設準備)--
 *--(銀行口座開設)--
 *オーダー開始 3/9
 *MOU(文章はほぼ完了、Caltechである程度議論、3月宇宙線研教授会提出、4月以降締結) 60%		  * 複数台の拡張Boxを遠いところまでつなぐとトラブルになることが判明しているようである。ONE STOP社製の新光ファイバースイッチを導入することで解決されるようである。Metalケーブルからファイバーケーブルに変換するのもONE STOPの変換機を使うことになるであろう。CLIOはこのケースにあたるため、エンドまでの拡張時（2009年度）には少し余分に（100万円程度）設備投資しなければならなくなるであろう。
Line 31: Line 27:

== Design ==
 *--(1st phase design fix)--
  * 認識できるADC/DACカードの枚数の制限があることが判明。拡張Boxの分まで含めて1台のPCあたりSUNなら8枚、こちらのローカル会社のSUPERMICRO社のPCなら14枚。40mは3台のPCを使うことに計画変更。CLIOでは計11枚使う予定であるので、1台でなんとかしたい。
  * しかも各ADC/DACにIO spaceを使わないような改造を施さなければならないようであるが、現在はこの改造オプションも含めてオーダー可能であるということである。
  *　センタールーム内で使う限りPCとExpansion chassisを光でつなぐ必要は予算の面からも複雑さの面からも必要ない。メタルケーブルがデフォルトであるようなのでCLIOもメタルでいく。メタルから光への変換自身は簡単であるが、それを複数台となると新たな問題が発生する->2nd phase disign discussion
  * Timing signalであるがFunction generatorからダイレクトに取るとうまく動かなかった経験があるらしい。こちらで自分たちでテストする必要がある。

 *--(2nd phase design discussion)--

---- /!\ '''End of edit conflict''' ----
  * 複数台の拡張Boxを遠いところまでつなぐとトラブルになることが判明しているようである。ONE STOP社製の新光ファイバースイッチを導入することで解決されるようである。Metalケーブルからファイバーケーブルに変換するのもONE STOPの変換機を使うことになるであろう。CLIOはこのケースにあたるため、エンドまでの拡張時（2009年度）には少し余分に（100万円程度）設備投資しなければならなくなるであろう。
  * きちんとしたTiming signalの配送を、エンドにあるカードも含めきちんと考えなければならない。


---- /!\ '''Edit conflict - other version:''' ----
----		  * きちんとしたTiming signalの配送を、エンドにあるカードも含めきちんと考えなければならない。
Line 50: Line 30:
* [[CLIO/digital/Caltech_setup/tempo|temporary test bench]]<<BR>> * [[CLIO/Tasks/DigitalControl/Caltech_setup/tempo|temporary test bench]]<<BR>>
Line 54: Line 34:
* [[attachment:soft_install.pdf]]
   ソフトウェアのインストール情報
Line 56: Line 39:
 . Front end on test bench PC borrowed from CDS

---- /!\ '''Edit conflict - your version:''' ----

== ソフトウェア・インストール手順習得 ==
* [[CLIO/digital/Caltech_setup/tempo|temporary test bench]]<<BR>>
 ソフトウェア・インストール手順習得のためのセットアップ

* セットアップ項目
 Front end on test bench PC borrowed from CDS

---- /!\ '''End of edit conflict''' ----
 * --(OS installation, CentOS 5.2)--
Line 90: Line 60:

---- /!\ '''Edit conflict - other version:''' ----

---- /!\ '''Edit conflict - your version:''' ----
== 物品手配 ==

=== Order(3/4夕方銀行口座開設完了、買うものはほぼ決定しているので3/5より順次開始) 40% ===
[[attachment:CLIO_digital_equipment_20090303atCaltech.pdf|購入品詳細]]

 * --(PC (SUPER MICRO, 1U rack mount, 2 quad core processors->8cores))--
 * --(Expansion Chassis(One Stop))--
 * ADC(GENERAL STANDARDS)
 * DAC(GENERAL STANDARDS)
 * --(BO)--
 * SCSI cables


=== Arrival ===
 * PC 3/17
 * Expansion Chassis
 * ADC
 * DAC
 * BO
 * SCSI cables



---- /!\ '''End of edit conflict''' ----
Line 128: Line 70:

---- /!\ '''Edit conflict - other version:''' ----
Line 147: Line 87:
---- /!\ '''Edit conflict - your version:''' ----

---- /!\ '''End of edit conflict''' ----


---- /!\ '''Edit conflict - other version:''' ----
Line 156: Line 90:


----
Line 188: Line 119:
 * デジカメで写真を取って欲しい。<<BR>>
  . temporary test bench に関わるハードウェア全部。		 '''0. デジカメで写真を取って欲しい。'''
Line 191: Line 121:
= 辰巳からCaltech組へのチェック項目 =  . [[attachment:miyakawa_photos.zip|Photo (256MB)]]
Line 196: Line 127:
'''2. 16kHz sampling signal check -> 近日中に測定''' '''2. 16kHz sampling signal check'''
Line 200: Line 131:
 * [[http://tamago.mtk.nao.ac.jp/~arai/library/090316_digital_caltech/photo/P1020247.JPG|写真]]
Line 201: Line 133:
'''3. ADC/DAC check -> 時間があればやる''' '''3. ADC/DAC check''' '''4. AA/AI filter check'''
Line 203: Line 135:
 * 雑音スペクトラムを取る。

 * [[attachment:aa_ai_delay_090320.pdf|遅延時間測定 (In->ADC->DAC->Out)]]

'''4. Anti-alias / Anti-imaging filter check -> Jayが送ってきたファイルにデータがあるはず（あとでチェック）'''

 * [[attachment:aa_ai_delay_090320.pdf|伝達関数]]
 * 雑音スペクトラム		  * 遅延時間測定 (In->ADC->DAC->Out)
 * 伝達関数
 * ADC/DAC/AA/AI 雑音スペクトル
 * 以上についての測定結果(09/03/24 KA) [[attachment:analog_system_investigation.pdf]]
  * P.1 ADC/DACノイズ測定結果の比較 ADCはdifferential voltageで+/-20V, DACはdifferential voltageで+/-10Vのレンジ。
  * P.1 ADCノイズは入力をショートしたAAフィルタで、計算機内に現れた雑音をプロット。
  * P.2 DACノイズの測定法。
   * AIフィルタをショートしてAIの出力で測定した雑音レベル20nV/rtHz
   * DACをzero fillして測定したAIの出力。200nV/rtHz
   * 100cnt/rtHzの信号をフィルタしてDACから出力。フィルタで開けた窓から見える雑音レベルを測定。高周波信号が巨大であったためイメージングのようなものが起きており高周波(f>1kHz)は信用できない。が、10-1kHzはOKであろう。1uV/rtHz
  * P.3 AI/AA filterの伝達関数測定。
   * 赤が生DACと生ADCをつないで、DAC->ADCの伝達関数をデジタル側で測定。これは遅延及びデジタルAI/AAの特性を測定したことに相当。
   * 紫はさらにAA/AIを間に挿入。
  * P.4 AIフィルタの伝達関数の解析。ほぼ事前の計算通りの回路特性。回路には特に調整要素は存在しなかった。
  * P.5 デジタルAI/AA及び遅延量の測定。遅延は80usのオーダー。ただしAI/AAで多大に位相が食われている。ゲインが1でなく1/2に近いのは、ADCとDACのV/cnt、cnt/Vが丁度倍違うため。
  * P.6 AA/ADC/DAC/AIを通した場合の伝達関数。上記2点の結合したものとほぼ矛盾ないが、ゲインだけ変動してしまっている。原因は不明。AAの入力インピーダンスが1kΩで、AIの出力インピーダンスがDCでは300Ω、と言うところから来ているようだ(0.463/1.3 ~ 0.354)。少し気持ちの悪い仕様。
  * P.7 ADC/DACの信号の扱い、コンバージョンのゲインのまとめ。
  * P.8 AI/AAの回路図
  * P.9 AI/AAの回路図から、非バランス入力を入れたとき差動バッファがどのように動作するか解析。差動電圧を保ったまま、THS4131まわりの回路はバランス化してくれる作用を持つ。
  * P.10-12 AI/AA回路の伝達関数解析。結果として、pole/zeroの次数や個数や大まかな位置が判明。
  * P.13 [[attachment:controller.c]]ソースから割り出した64kHz->16kHzダウンサンプル用デジタルAIフィルタの係数＆伝達関数予想(を計算したMathematicaのプログラム)。実測と近いものが得られた。
Line 218: Line 163:
Line 219: Line 165:
  * ADC/DACとAA/AIをつなぐための68pin SCSI cable（Male-Male）が手元に届いたので辰巳さんから預かったサンプルコネクタを合わせてみました。--()--68pinコネクタは日本から持ち込んだものとLIGOのものは同一のものでした。
Line 220: Line 167:
  * ADC/DACとAA/AIをつなぐための68pin SCSI cable（Male-Male）が手元に届いたので辰巳さんから預かったサンプルコネクタを合わせてみました。--(まず、コネクタの形自体は問題なく合いました。ただし、サンプルコネクタの両端にあるようなカギがはまるようなものは見当たらないことと、ケーブルの固定用ねじが短かすぎて、サンプルコネクタに届かないこと、がんばってねじをはめようとしたのですが、どうしても届かずねじ山が合っているかどうかの確認ができないことです。ケーブルを壊せば確かめれると思うのですが、借り物なのでそれはやめておこうと。コネクタのはまり具合はかなりきっちりしていて、ねじで止めなくても十分外れないとは思います。(3/5 morning))--

  => 68pinコネクタは日本から持ち込んだものと、LIGOのものは同一のものでした。
  その違いは、ネジ穴が届くように後からネジ穴を取り付けたかどうかだけです。(3/5 evening)

  *[[http://www.ligo.caltech.edu/docs/D/D080273-00.pdf|接続図、特に3ページ目]]		   * [[http://www.ligo.caltech.edu/docs/D/D080273-00.pdf|接続図、特に3ページ目]]

Contents

  1. To do list, Caltech 滞在中
    1. 事務関連
    2. Design
    3. ソフトウェア・インストール手順習得
    4. Front end on ordered PC for CLIO
    5. Things to understand
    6. 物品手配
  2. 辰巳からの要望

To do list, Caltech 滞在中

終わったものはこのように線で消す-、進展具合は%で表す。何も進行具合が書いていないのは0%で手つかず。

事務関連

  • 宇宙線研Research agreementサイン

  • 宇宙線研予算移送

  • Caltech事務、銀行口座開設準備

  • 銀行口座開設

  • オーダー開始 3/9
  • MOU(文章はほぼ完了、Caltechである程度議論、3月宇宙線研教授会提出、4月以降締結) 60%

Design

  • 1st phase design fix

    • 認識できるADC/DACカードの枚数の制限があることが判明。拡張Boxの分まで含めて1台のPCあたりSUNなら8枚、こちらのローカル会社のSUPERMICRO社のPCなら14枚。40mは3台のPCを使うことに計画変更。CLIOでは計11枚使う予定であるので、1台でなんとかしたい。
    • しかも各ADC/DACにIO spaceを使わないような改造を施さなければならないようであるが、現在はこの改造オプションも含めてオーダー可能であるということである。

    • センタールーム内で使う限りPCとExpansion chassisを光でつなぐ必要は予算の面からも複雑さの面からも必要ない。メタルケーブルがデフォルトであるようなのでCLIOもメタルでいく。メタルから光への変換自身は簡単であるが、それを複数台となると新たな問題が発生する->2nd phase disign discussion

    • Timing signalであるがFunction generatorからダイレクトに取るとうまく動かなかった経験があるらしい。こちらで自分たちでテストする必要がある。

  • 2nd phase design discussion

  • 複数台の拡張Boxを遠いところまでつなぐとトラブルになることが判明しているようである。ONE STOP社製の新光ファイバースイッチを導入することで解決されるようである。Metalケーブルからファイバーケーブルに変換するのもONE STOPの変換機を使うことになるであろう。CLIOはこのケースにあたるため、エンドまでの拡張時（2009年度）には少し余分に（100万円程度）設備投資しなければならなくなるであろう。
  • きちんとしたTiming signalの配送を、エンドにあるカードも含めきちんと考えなければならない。

ソフトウェア・インストール手順習得

* temporary test bench

  • ソフトウェア・インストール手順習得のためのセットアップ

* soft_install.pdf

  • ソフトウェアのインストール情報

* セットアップ項目

  • network connection test

  • Real time linux installation

  • Matlab installation

  • LIGO library installation

  • compilation epics code

  • Expansion chassis connection test

  • ADC test

  • DAC test

  • NDS installation

  • DAQ daemon installation

  • frame builder installation

  • medm installation

  • dataviewer installation

  • MEDMで数値が見える

  • dataviewerでリアルタイムデータが見える

  • dataviewerで過去のデータが見える、full, second, minute

  • diagguiでリアルタイムデータが見える

  • diagguiで過去のデータが見える

  • Excitation test

  • serviceとして立ち上げ

Front end on ordered PC for CLIO

  • OS installation, CentOS 5.2
  • network connection test
  • Real time linux installation
  • Copy to ordered PC
  • One Stop expansion chassis connection test
  • ADC test
  • DAC test

Monitor PC

  • OS installation, ubuntu

  • medm installation

  • dataviewer installation

  • gds installation

  • ezca installation
  • tds installation

Analog test

  • ADC noise

  • DAC noise

  • ADC/DAC connector test

  • BO connector test

  • AA connector test

  • AI connector test

  • AA noise
  • AI noise

Things to understand

  • How to install a frame builder?

  • Where should licenses for Matlab/Real Time Linux be ordered at? Caltech or ICRR?

物品手配

Order(3/4夕方銀行口座開設完了、買うものはほぼ決定しているので3/5より順次開始) 40%

購入品詳細

  • PC (SUPER MICRO, 1U rack mount, 2 quad core processors->8cores)

  • Expansion Chassis(One Stop)

  • ADC(GENERAL STANDARDS)
  • DAC(GENERAL STANDARDS)

  • BO

  • SCSI cables

Arrival

  • PC 3/17
  • Expansion Chassis
  • ADC
  • DAC
  • BO
  • SCSI cables

Other equipments prepared in Japan

  • PC for NFS
  • PC or laptop for monitoring
  • Data strage using RAID
  • Matlab license
  • RTL license

辰巳からの要望

0. デジカメで写真を取って欲しい。

1. 調達リストとその状況

  • 仕様検討->発注->納品のどの段階にいるか excel の表にまとめる。->上の To do list 参照

2. 16kHz sampling signal check

  • 波形データを取り、電圧レベル、デーティー比を確認。
  • sampling clock と 1 PPS との関係(立ち上がり同期か立ち下がり同期か)

  • 写真

3. ADC/DAC check 4. AA/AI filter check

  • 遅延時間測定 (In->ADC->DAC->Out)

  • 伝達関数
  • ADC/DAC/AA/AI 雑音スペクトル

  • 以上についての測定結果(09/03/24 KA) analog_system_investigation.pdf

    • P.1 ADC/DACノイズ測定結果の比較 ADCはdifferential voltageで+/-20V, DACはdifferential voltageで+/-10Vのレンジ。
    • P.1 ADCノイズは入力をショートしたAAフィルタで、計算機内に現れた雑音をプロット。
    • P.2 DACノイズの測定法。
      • AIフィルタをショートしてAIの出力で測定した雑音レベル20nV/rtHz
      • DACをzero fillして測定したAIの出力。200nV/rtHz

      • 100cnt/rtHzの信号をフィルタしてDACから出力。フィルタで開けた窓から見える雑音レベルを測定。高周波信号が巨大であったためイメージングのようなものが起きており高周波(f>1kHz)は信用できない。が、10-1kHzはOKであろう。1uV/rtHz

    • P.3 AI/AA filterの伝達関数測定。

      • 赤が生DACと生ADCをつないで、DAC->ADCの伝達関数をデジタル側で測定。これは遅延及びデジタルAI/AAの特性を測定したことに相当。

      • 紫はさらにAA/AIを間に挿入。
    • P.4 AIフィルタの伝達関数の解析。ほぼ事前の計算通りの回路特性。回路には特に調整要素は存在しなかった。
    • P.5 デジタルAI/AA及び遅延量の測定。遅延は80usのオーダー。ただしAI/AAで多大に位相が食われている。ゲインが1でなく1/2に近いのは、ADCとDACのV/cnt、cnt/Vが丁度倍違うため。
    • P.6 AA/ADC/DAC/AIを通した場合の伝達関数。上記2点の結合したものとほぼ矛盾ないが、ゲインだけ変動してしまっている。原因は不明。AAの入力インピーダンスが1kΩで、AIの出力インピーダンスがDCでは300Ω、と言うところから来ているようだ(0.463/1.3 ~ 0.354)。少し気持ちの悪い仕様。
    • P.7 ADC/DACの信号の扱い、コンバージョンのゲインのまとめ。
    • P.8 AI/AAの回路図
    • P.9 AI/AAの回路図から、非バランス入力を入れたとき差動バッファがどのように動作するか解析。差動電圧を保ったまま、THS4131まわりの回路はバランス化してくれる作用を持つ。
    • P.10-12 AI/AA回路の伝達関数解析。結果として、pole/zeroの次数や個数や大まかな位置が判明。

    • P.13 controller.cソースから割り出した64kHz->16kHzダウンサンプル用デジタルAIフィルタの係数＆伝達関数予想(を計算したMathematicaのプログラム)。実測と近いものが得られた。

5. ADC sampling clock 配線

  • 配線図
  • 写真

6. ADC / DAC 68pin コネクタ

  • 配線図確認 (PCI ボード製品のマニュアルは不完全なので、これのチェックは必須)

    • ADC/DACとAA/AIをつなぐための68pin SCSI cable（Male-Male）が手元に届いたので辰巳さんから預かったサンプルコネクタを合わせてみました。68pinコネクタは日本から持ち込んだものとLIGOのものは同一のものでした。

    • 接続図、特に3ページ目

CLIO/Tasks/DigitalControl/Caltech_setup (last edited 2013-03-11 10:52:08 by OsamuMiyakawa)