To do list, Caltech 滞在中
終わったものはこのように線で消す-、進展具合は%で表す
事務関連
宇宙線研Research agreementサイン
宇宙線研予算移送
- Caltech事務、銀行口座開設準備 90%
- Caltech側責任者のAlanのサイン待ち
- 銀行口座開設
- オーダー開始
- MOU(文章はほぼ完了、Caltechである程度議論、3月宇宙線研教授会提出、4月以降締結) 60%
design
1st stage design fix
2nd stage design discussion
物品手配
temporary test bench
CDSグループによってセットアップされたPC
何もsetupされていないPC
monitor, keyboad, mouse
Expansion Chassis
ADC
DAC
BO
AA
AI
- SCSI cables
Order
PC (SUPER MICRO, 1U rack mount, 2 quad core processors->8cores)
- Expansion Chassis(One Stop)
- ADC(GENERAL STANDARDS)
- DAC(GENERAL STANDARDS)
- BO
- SCSI cables
Arrival
- PC
- Expansion Chassis
- ADC
- DAC
- BO
- SCSI cables
Front end on test bench PC borrowed from CDS
OS installation, CentOS 5.2
network connection test
Real time linux installation
- Matlab installation
- LIGO library installation
- Expansion chassis connection test
- ADC test
- DAC test
- frame builder
- medm
- dataviewer
Front end on ordered PC for CLIO
- OS installation, CentOS 5.2
- network connection test
- Real time linux installation
- Copy to ordered PC
- One Stop expansion chassis connection test
- ADC test
- DAC test
Monitor PC
OS installation, ubuntu
medm
dataviewer
gds)
- ezca
- tds
Analog test
- ADC noise
- DAC noise
- ADC/DAC connector test
- AA connector test
- AI connector test
- AA noise
- AI noise
Other equipments prepared in Japan
PC for NFS PC for monitor Data strage Matlab license RTL license
辰巳からCaltech組へのチェック項目
1. 調達リストとその状況
仕様検討->発注->納品のどの段階にいるか excel の表にまとめる。->上の To do list 参照
2. 16kHz sampling signal check -> 近日中に測定
- 波形データを取り、電圧レベル、デーティー比を確認。
- sampling clock と 1 PPS との関係(立ち上がり同期か立ち下がり同期か)
3. ADC/DAC check -> 時間があればやる
- 雑音スペクトラムを取る。
遅延時間測定 (In->ADC->DAC->Out)
4. Anti-alias / Anti-imaging filter check -> Jayが送ってきたファイルにデータがあるはず（あとでチェック）
- 伝達関数
- 雑音スペクトラム
5. ADC sampling clock 配線
- 配線図
- 写真
6. ADC / DAC 68pin コネクタ -> 現物を借りたので近日中にチェック
- 配線図確認 (PCI ボード製品のマニュアルは不完全なので、これのチェックは必須)