4723
Comment:
|
2591
|
Deletions are marked like this. | Additions are marked like this. |
Line 1: | Line 1: |
【CLIO digital 1st phase】 | ## page was renamed from CLIO/Plans/DigitalControl/FirstPhase = CLIO digital 1st phase = |
Line 3: | Line 4: |
o 目標 | == 目標 == * LIGOデジタルシステムを小規模なサーボで稼働させ、 その最初の利点が享受できる。 |
Line 5: | Line 7: |
. LIGOデジタルシステムを小規模なサーボで稼働させ、 その最初の利点が享受できる。 | == 目標達成時期 == * 8月末 |
Line 7: | Line 10: |
o 初期目標達成時期:7月末 | ==== 上記目標を達成するために、次の事項が出来るようになるべし ==== * mass lock loopをデジタル化する。 *感度がリアルタイム表示される。 *常温ベスト(+α)感度が維持される |
Line 9: | Line 15: |
. 細かいスケジュールは宮川案で。 | ==== 上記機能を達成するために必要な回路類の検討 ==== |
Line 11: | Line 17: |
o 上記目標を達成するために、次の事項が出来るようになるべし | *プロセッサとExpansion Chasisを光接続したものをセンター部に置く。つまり現段階でエンドにI/Fを設置する必要は無い。 |
Line 13: | Line 19: |
. - ロックアクイジションと感度が取れるところまでが自動化される。 . (アラインメントさえあわせれば、あとはスイッチ、ポン!) - mass lock loopをデジタル化する。 . - variable gain - whitening (on/off) - digital anti-whitening - digital filtering - digital anti-dewhitening - dewhitening (on/off) - 感度がリアルタイム表示される。 - 常温ベスト(+α)感度が維持される . - 本来はcoil driverに手を入れなければならないが、 . おそらくそこまでは手がまわらないので、 coil matrixは利用しないで進める可能性あり |
*現段階でTiming Systemを組む必要は無いと判断した。 *これはTiming systemがLIGOのサイトの各ラックにAdvLIGOの仕様を満たす1ppsをdistributeする ものであると推測されるからである。[要確認]。 *現有のGPSが1pps outputを持っているため、GPS serverを購入する必要も基本的には無い。 *逆に、AdvLIGOの最新のTiming SystemはFPGA等を用いたものであり、内製はほぼ不可能 *http://ilog.ligo-wa.caltech.edu:7285/advligo/TimingDistribution *疑問点1: processor側になにか供給する必要があるか? *(答)ADC/DACに64kHzの0−5Vの矩形波を入れる必要有り *疑問点2: expansion chasis内のclock driverとは何者か?1PPSをADCのSYNCに供給するという理解で正しいか? *(答)上記の64kHzの信号を入れるカード、SCSI68pinケーブルに入れる |
Line 21: | Line 29: |
【上記機能を達成するために必要な回路類の検討】 o 大枠 | ==== 作製が必要なユニット ==== *ユニット数を確認 *とくにWhite/Dewhiteの調整のためBinary I/Oチャンネルが必要と思うので確認 *ラックの必要ユニット数の確認 *結構な数のケーブルが必要(SCSI68P, D-sub 37など) *differentialもので2Pin LEMOなどが使用されている部分の手当など |
Line 23: | Line 36: |
. - プロセッサとExpansion Chasisを光接続したものをセンター部に置く。 - つまり現段階でエンドにI/Fを設置する必要は無い。 | |
Line 25: | Line 37: |
o 現段階でTiming Systemを組む必要は無いと判断した。これはTiming system | == 必要アイテム概要 == * SUN Fire X4600;4(or 8) processors, RAID HDD [[attachment:k3_sunfirex4600_1.jpg|pic1]] [[attachment:k3_sunfirex4600_2.jpg|pic2]] [[attachment:k3_sunfirex4600_5.jpg|pic5]] * CentOS, Real Time Core, Matlab * Expansion chassis * ADC * DAC * I/O binary * General linux for operation and monitor * CDS software (RTFE, DAQS, EPICS, AWG, DTT, foton, dataviewer, striptool, ezca, tds, burt, conlog) |
Line 27: | Line 47: |
. がLIGOのサイトの各ラックにAdvLIGOの仕様を満たす1ppsをdistributeする ものであると推測されるからである。[要確認]。 現有のGPSが1pps outputを持っているため、GPS serverを購入する必要も基 本的には無い。 逆に、AdvLIGOの最新のTiming SystemはFPGA等を用いたものであり、 内製はほぼ不可能 http://ilog.ligo-wa.caltech.edu:7285/advligo/TimingDistribution 疑問点1: processor側になにか供給する必要があるか? 疑問点2: expansion chasis内のclock driverとは何者か?1PPSをADCのSYNC . に供給するという理解で正しいか? o LIGO側が買うとは言え何が起こっているのか把握して、何が来るのか把握す る必要がある。 . 購入物品表ではADC/DACはPMC仕様のもの(PMC66-16AI64SSA)であるが、 http://www.generalstandards.com/view-products.php?product=pmc66-16ai64ssa この場合PCI-PMCアダプタが必要となる http://www.generalstandards.com/specs/pmc-pcix-adapter-spec.pdf が、PCIXの仕様でなくていいのか? http://www.generalstandards.com/view-products.php?product=pci66-16ai64ssa またClock Driverが必要なのか http://www.generalstandards.com/specs/pmc-lvds-spec.pdf 購入物品表ではExpansion Chassisは LIGO製のChassis(文書によってD050567? D060567?いずれも該当無し) Mobile Electronics製のPCI/PCI-X backplane MAGMA製のPCI Express to PCIX EIF PHOENIX MEZZANIN BOARD となっているが、40mでは Dolphin DXE410 PCIe expansion chassis となっている。 http://lhocds.ligo-wa.caltech.edu:8000/40m/Upgrade_08/CDS?action=AttachFile&do=get&target=Jay_080425.pdf ※ちなみに40mの新CDSへのアップグレードは0.12M$ = 1200万円くらいだそう。 (辰巳氏との会話で新井が額を間違えた) http://lhocds.ligo-wa.caltech.edu:8000/40m/Upgrade_08/CDS?action=AttachFile&do=get&target=Jay_080425.pdf o 作製が必要なユニット . ●ユニット数を確認 . とくにWhite/Dewhiteの調整のためBinary I/Oチャンネルが必要と思うので確認 ●ラックの必要ユニット数の確認 ●結構な数のケーブルが必要(SCSI68P, D-sub 37など) ●differentialもので2Pin LEMOなどが使用されている部分の手当など =>●ダイアグラム作製が必要 例: [[http://www.ligo.caltech.edu/~abbott/OMCglobalPdf/OMC%20ISC/Block%20Diagrams%20and%20Overviews/ISC%20System%20Block%20Diagram/D070261_b5.pdf|http://www.ligo.caltech.edu/~abbott/OMCglobalPdf/OMC%20ISC/Block%20Diagrams%20and%20Overviews/ISC%20System%20Block%20Diagram/D070261_b5.pdf]] . - ADC-AA interface unit (AA内蔵か?) - AA unit - whitening unit - DAC-AI interface unit (AI内蔵か?) - AI unit - dewhitening unit - デモジュレータ他とwhitening unitのI/F - 各種回路とBinary I/OのI/F用Unitは?[要確認] o whitening/dewhiteningの仕様策定 視覚的に分かりやすいヒューマンインターフェースの提供/よりスムーズなロックアクイジションの提供/デジタル制御フィルターによる制御デザインのしやすさ/スクリプト化、速いスイッチング等による、複雑な制御の切り替え時におけるヒューマンエラーの軽減/レーザーパワー、温度等、長期間モニタの提供 |
* Related Analog circuits * Timing system * Whitening, dewhitening, anti aliasing, anti imaging filters |
CLIO digital 1st phase
目標
- LIGOデジタルシステムを小規模なサーボで稼働させ、 その最初の利点が享受できる。
目標達成時期
- 8月末
上記目標を達成するために、次の事項が出来るようになるべし
- mass lock loopをデジタル化する。
- 感度がリアルタイム表示される。
- 常温ベスト(+α)感度が維持される
上記機能を達成するために必要な回路類の検討
- プロセッサとExpansion Chasisを光接続したものをセンター部に置く。つまり現段階でエンドにI/Fを設置する必要は無い。
- 現段階でTiming Systemを組む必要は無いと判断した。
- これはTiming systemがLIGOのサイトの各ラックにAdvLIGOの仕様を満たす1ppsをdistributeする ものであると推測されるからである。[要確認]。
- 現有のGPSが1pps outputを持っているため、GPS serverを購入する必要も基本的には無い。
- 逆に、AdvLIGOの最新のTiming SystemはFPGA等を用いたものであり、内製はほぼ不可能
- 疑問点1: processor側になにか供給する必要があるか?
- (答)ADC/DACに64kHzの0−5Vの矩形波を入れる必要有り
- 疑問点2: expansion chasis内のclock driverとは何者か?1PPSをADCのSYNCに供給するという理解で正しいか?
- (答)上記の64kHzの信号を入れるカード、SCSI68pinケーブルに入れる
作製が必要なユニット
- ユニット数を確認
- とくにWhite/Dewhiteの調整のためBinary I/Oチャンネルが必要と思うので確認
- ラックの必要ユニット数の確認
- 結構な数のケーブルが必要(SCSI68P, D-sub 37など)
- differentialもので2Pin LEMOなどが使用されている部分の手当など
必要アイテム概要
- CentOS, Real Time Core, Matlab
- Expansion chassis
- ADC
- DAC
- I/O binary
- General linux for operation and monitor
- CDS software (RTFE, DAQS, EPICS, AWG, DTT, foton, dataviewer, striptool, ezca, tds, burt, conlog)
- Related Analog circuits
- Timing system
- Whitening, dewhitening, anti aliasing, anti imaging filters