Size: 808
Comment:
|
Size: 3906
Comment:
|
Deletions are marked like this. | Additions are marked like this. |
Line 1: | Line 1: |
== PerformanceTest == | = PerformanceTest = |
Line 3: | Line 3: |
2010年5月現在、CLIOでは、デジタル制御システムのパーツとして、 | CLIOのデジタル制御システムに関わる回路類の性能評価とデータ蓄積方法を、試行しながら考える。 評価方法については、2010年6月中にだいたいの目処をつけることを目標とする。(担当:大石、斉藤、supervisor:宮川、辰巳ほか)参考: [[CLIO/ Tasks/ DigitalControl/ Caltech_setup|2.辰巳からの要望 の3]] == CLIO Digital == |
Line 5: | Line 8: |
* Antialiasing filter(AA), * Differential Driver (Differential input Analog-to-Digital Converter), * Differential Receiver(Differential input Digital-to-Analog Converter) <<BR>> |
CLIOのアナログ-デジタル間は、とりあえず以下のように構成されている。 ||Analog input ||>||(Whitening Filter)||>|| Differential driver||>|| AntiAliasing Filter|| >|| ADC ||>|| Digital control ||>|| DAC ||>||AntiImaging Filter(=AA) ||>|| Differential Receiver ||>|| (Dewhitening Filter) ||>||Analog output|| |
Line 9: | Line 11: |
の3種類の回路が作成されている。 | 近日中に、以下のように変更予定。 ||Analog input ||>||Differential Driver||>||(Whitening filter)||>||AntiAliasing Filter||>||ADC||>||Digital Control||>||DAC||>||AntiImaging Filter(=AA)||>||Differential Receiver||>||(Dewhitening filter)||>||Analog output|| |
Line 11: | Line 14: |
=== CLIO === | (white/dewhite filterは雑音レベルを気にするときのみ使用。)<<BR>> 2010年5月現在、CLIOでは、AA, DD, DRの3種類の回路を試作済 ([[http://gw.icrr.u-tokyo.ac.jp/JGWwiki/CLIO/Tasks/DigitalControl/TaskList|タスクリスト]]参照)。<<BR>> |
Line 13: | Line 18: |
CLIOのデジタル制御システムは、とりあえず以下のように構成されるが、 ||Analog input ||>||(Whitening Filter)||>|| Differential input driver||>|| AntiAliasing Filter|| >|| ADC ||>|| Digital control ||>|| DAC ||>||AntiImaging Filter(=AA) ||>|| Differential output Receiver ||>|| (Dewhitening Filter) ||>||Analog output|| |
今後、CLIOの感度を出していくための基礎データとして、これらの構成要素の特性を調べ、記録していく。 * アナログ回路の特性(伝達関数、雑音レベル)の測定には、スペアナを、 * デジタル回路の特性(伝達関数、雑音レベルなど)の測定には、diaguuiを用いる。[[CLIO/Tasks/DigitalControl/PerformanceTest/Diaggui|Diagguiのつかいかた]]<<BR>> |
Line 16: | Line 22: |
=== === | また、現時点で、入力の60Hzの振幅が大きく、dynamic rangeを制限する可能性があることが問題となっている。 |
Line 18: | Line 24: |
* 遅延時間測定 (In->ADC->DAC->Out) * 伝達関数 |
== Calibration == ADC(Analog-to-Digital Converter)は、アナログ信号をデジタルに変換するもので、CLIOで用いているのは、general standardsの[[http://www.generalstandards.com/view-products.php?product=pmc66-16ai64ssa| PMC66-16AI64SSA-64-50MHz-MEM]](16bit, 64 single channel(=32 differential input), +/-10V(40Vp-p for differential) ) デジタル信号の1LSB(Least Significant Bit)は、rangeをビット数で割ったものになり、 {{{ 1LSB=20V/16bit=20/65536=0.305mV }}} 入力においてこれより小さな値を識別することはできない(ただし、digital内部での処理は32bitで行われる)。<<BR>> まず、ADCのchannel 5-8において、入力信号が、Digital内部での値と整合するかのチェックを行った。 AgilentのFunction Generatorから、+/-0.5Vの矩形波を入力し、振幅のカウント数が整合しているか測定した。 振幅は、4channelにおいて、3263.34から3264.7程度のばらつきで、 {{{ 1V/1LSB=3276.8 }}} と比較すると、12LSB(0.4%)程度のずれがあり、また、+側に7LSBほどずれていたが、これらの振幅とオフセットは入力の信号によって若干変化するようであった。今回の測定では、この程度のずれは問題ないと考えられる。 == 雑音測定 == === ADCの雑音スペクトル測定 === まずADCの雑音を測定する。入力の差動入力をshortして、diagguiで測定した。[[attachment:input_shorted_ADC_powerspec_ch5_8.pdf]] == 伝達関数測定 == === Differential Driverの測定 === Hewlett Packardの3562Aを用いて伝達関数の測定を行った。出力側はSR560で取っている。 || 型番 ||基盤番号||入力チャンネル||グラフ||テキストデータ|| ||0900061||SN004||4||[[attachment:]]||[[attachment:]]|| == カップリング測定 == |
PerformanceTest
CLIOのデジタル制御システムに関わる回路類の性能評価とデータ蓄積方法を、試行しながら考える。 評価方法については、2010年6月中にだいたいの目処をつけることを目標とする。(担当:大石、斉藤、supervisor:宮川、辰巳ほか)参考: 2.辰巳からの要望 の3
CLIO Digital
- CLIOのアナログ-デジタル間は、とりあえず以下のように構成されている。
Analog input |
> |
(Whitening Filter) |
> |
Differential driver |
> |
AntiAliasing Filter |
> |
ADC |
> |
Digital control |
> |
DAC |
> |
AntiImaging Filter(=AA) |
> |
Differential Receiver |
> |
(Dewhitening Filter) |
> |
Analog output |
近日中に、以下のように変更予定。
Analog input |
> |
Differential Driver |
> |
(Whitening filter) |
> |
AntiAliasing Filter |
> |
ADC |
> |
Digital Control |
> |
DAC |
> |
AntiImaging Filter(=AA) |
> |
Differential Receiver |
> |
(Dewhitening filter) |
> |
Analog output |
(white/dewhite filterは雑音レベルを気にするときのみ使用。)
2010年5月現在、CLIOでは、AA, DD, DRの3種類の回路を試作済 (タスクリスト参照)。
今後、CLIOの感度を出していくための基礎データとして、これらの構成要素の特性を調べ、記録していく。- アナログ回路の特性(伝達関数、雑音レベル)の測定には、スペアナを、
デジタル回路の特性(伝達関数、雑音レベルなど)の測定には、diaguuiを用いる。Diagguiのつかいかた
また、現時点で、入力の60Hzの振幅が大きく、dynamic rangeを制限する可能性があることが問題となっている。
Calibration
ADC(Analog-to-Digital Converter)は、アナログ信号をデジタルに変換するもので、CLIOで用いているのは、general standardsのPMC66-16AI64SSA-64-50MHz-MEM(16bit, 64 single channel(=32 differential input), +/-10V(40Vp-p for differential) )
デジタル信号の1LSB(Least Significant Bit)は、rangeをビット数で割ったものになり、
1LSB=20V/16bit=20/65536=0.305mV
入力においてこれより小さな値を識別することはできない(ただし、digital内部での処理は32bitで行われる)。
- まず、ADCのchannel 5-8において、入力信号が、Digital内部での値と整合するかのチェックを行った。 AgilentのFunction Generatorから、+/-0.5Vの矩形波を入力し、振幅のカウント数が整合しているか測定した。 振幅は、4channelにおいて、3263.34から3264.7程度のばらつきで、
1V/1LSB=3276.8
と比較すると、12LSB(0.4%)程度のずれがあり、また、+側に7LSBほどずれていたが、これらの振幅とオフセットは入力の信号によって若干変化するようであった。今回の測定では、この程度のずれは問題ないと考えられる。
雑音測定
ADCの雑音スペクトル測定
まずADCの雑音を測定する。入力の差動入力をshortして、diagguiで測定した。input_shorted_ADC_powerspec_ch5_8.pdf
伝達関数測定
=== Differential Driverの測定 ===
- Hewlett Packardの3562Aを用いて伝達関数の測定を行った。出力側はSR560で取っている。
|| 型番 ||基盤番号||入力チャンネル||グラフ||テキストデータ||