|
⇤ ← Revision 1 as of 2010-03-08 14:13:26
Size: 2679
Comment:
|
Size: 2202
Comment:
|
| Deletions are marked like this. | Additions are marked like this. |
| Line 29: | Line 29: |
| ==== 作製が必要なユニット ==== *ユニット数を確認 *とくにWhite/Dewhiteの調整のためBinary I/Oチャンネルが必要と思うので確認 *ラックの必要ユニット数の確認 *結構な数のケーブルが必要(SCSI68P, D-sub 37など) *differentialもので2Pin LEMOなどが使用されている部分の手当など |
|
| Line 38: | Line 31: |
| * SUN Fire X4600;4(or 8) processors, RAID HDD [[attachment:k3_sunfirex4600_1.jpg|pic1]] [[attachment:k3_sunfirex4600_2.jpg|pic2]] [[attachment:k3_sunfirex4600_5.jpg|pic5]] * CentOS, Real Time Core, Matlab |
* PC 4core x 2 processors * CentOS 5.2, Matlab+Simulink |
| Line 43: | Line 36: |
| * I/O binary * General linux for operation and monitor |
* Binary output * NFS Linux server * Monitor PC (Linux, MAC, Windows) |
| Line 46: | Line 40: |
| Line 50: | Line 43: |
| Line 51: | Line 45: |
| == 実際の作業 == |
CLIO digital zero phase
目標
- CLIOでのデジタル制御システムに必要なハード、ソフトの準備
目標達成時期
- 2009年8月
CLIOにおいて次の事項が出来るだけのセットアップを準備する
- mass lock loopをデジタル化する。
- 感度がリアルタイム表示される。
- 常温ベスト(+α)感度が維持される
上記機能を達成するために必要な回路類の検討
- プロセッサとExpansion Chasisを光接続したものをセンター部に置く。つまり現段階でエンドにI/Fを設置する必要は無い。
- 現段階でTiming Systemを組む必要は無いと判断した。
- これはTiming systemがLIGOのサイトの各ラックにAdvLIGOの仕様を満たす1ppsをdistributeする ものであると推測されるからである。[要確認]。
- 現有のGPSが1pps outputを持っているため、GPS serverを購入する必要も基本的には無い。
- 逆に、AdvLIGOの最新のTiming SystemはFPGA等を用いたものであり、内製はほぼ不可能
- 疑問点1: processor側になにか供給する必要があるか？
- (答)ADC/DACに64kHzの0−5Vの矩形波を入れる必要有り
- 疑問点2: expansion chasis内のclock driverとは何者か？1PPSをADCのSYNCに供給するという理解で正しいか？
- (答)上記の64kHzの信号を入れるカード、SCSI68pinケーブルに入れる
必要アイテム概要
- PC 4core x 2 processors
- CentOS 5.2, Matlab+Simulink
- Expansion chassis
- ADC
- DAC
- Binary output
- NFS Linux server
- Monitor PC (Linux, MAC, Windows)
- CDS software (RTFE, DAQS, EPICS, AWG, DTT, foton, dataviewer, striptool, ezca, tds, burt, conlog)
- Related Analog circuits
- Timing system
- Whitening, dewhitening, anti aliasing, anti imaging filters
実際の作業
Setup at Caltech (2009/02/16-2009/03/20、宮川、和泉)