Digital system subgroup meeting on 2012/8/8 16:00- (JST)

出席者: 宮川、上泉、山本、譲原、田中、和泉、山元、関口

1. CLIOでの観測について

• 神田研からは、山本君は行く可能性が高い。他のメンバーはまだ検討中。
• どれくらいオフサイトで準備をしていくのか?(和泉)
  • ソフトは天文台で、ただしバグフィックスに時間がかかるかも。CLIOのアナログでのロックはすでにすんでいるが、デジタルでのロックはまだなので、時間があれば事前に済ませておくかもしれない。もしデジタルでのロックが間に合わなければ、最悪アナログでのロックの信号をADCに入れるだけにすることも考えられる。(宮川)
• どれが一番プライオリティが高いか。(和泉)
  • 観測自身。干渉計が動いているときのフレームデータを生成し、解析したという実績を作ることが第一歩。感度は問わない。(宮川)

2. DAQシステム調達について

• 物品数の確認
  • CRY用にAAが必要かどうかは、まだ問い合わせ中。(山元)
    • 2次のLPFなどの簡略化した回路ではどうか。AAは少なくともあった方がいい。(和泉)
    • ケーブルの変換にいずれ箱は必要。(宮川)
    • CRY関係のchannel名が記してある文書のuploadを頼んでいたのだが(宮川)、その場でしてくれた(山元)。
  • 予備はやはり十分ではないのだが、bKAGRA用の器材を今買って、果たして本当に使えるのかどうかは少し疑問がある。もしかするとbKAGRA用のものがiKAGAR用の呼びになるかもしれない。
• 物品の数などコメントなどある人はMLか宮川まで連絡してください。

3. Risk factorについて

• 追加のRiskやコメントなどある人はMLか宮川まで連絡してください。

4. Effort率について

• 頭数というのを報告しなくてはならないので、田中君もDGSに入ってもらう方向ですすめる。神田さんに要確認。
• Effort率は自己申告とするが、今週中が締切。

5. アナログ回路制作プロセスの現状(上泉)

• 流れとしては回路設計、基板設計、基板製作、部品実装、ケース組み込み、検査
• それとは別にケースの設計、製作がある。
• 回路図はLIGOのものを出来るだけ利用。
• 基板製作は実装はP板.comで製作
• 実装と組込み、検査をデンセイという会社に問い合わせている。
• ケースの製作もデンセイに新規で製作することを考えている。出来るだけ安くする方向。
• BOのインターフェース基板を例に見積もりを作ってもらっている。
• 回路の管理は?シリアルナンバーは?
  • Wikiと印刷した図面をそれぞれのシリアルナンバーごとにきちんと管理する。
  • アップデートする時は許可が無ければ基板の改造もしてはいけないことにする。
• front panel

6. アナログ回路制作説明会について

• 細かいことは資料を参照のこと。
• 資料を見て、他に検討すべきことなど思いついたらとりあえずデジタルのML（アナログの方が整備されたらアナログのMLへ）か宮川まで連絡してください。

7. アナログ回路グループのメンバー確認、必要情報など

• まだメンバーが確定されていないので、KAGRA MLになげる。今のところ宮川、上泉、麻生の3人は了解が取れている。
• その後MLなどの整備をする

8. 現状報告

• アナログ回路(上泉)
  • ADC用のD-SUB-BNC用ケースのフロントパネルが厚すぎてD-SUBコネクタのネジを停めるとコネクタが奥までささらない。
  • DAC用のD-SUB-BNC用ケースを製作開始
• 坪野研システム(道村)
  • 欠席のため報告無し
• 天文台システム(端山)
  • 欠席のため報告無し
• 防振システム(関口)
  • ステッピングモータの動かない基板を動くもので動作させている。
  • ADC 3ch、DAC 3chがつながれているが、問題などは無いか、随時フィードバックして欲しい。(宮川)
    • 今のところは特に問題はない。(関口)
• 低温システム(山元)
  • 温度計のリストを各テストマス当たり64chに制限してDGSに提出した。

9. その他

• 北部会館完成。但しネットワークが9月末なので、実際の作業はそれ位から。