PerformanceTest

• 目標：CLIOのデジタル制御システムに関わる回路類の性能評価（評価基準の指定）と評価データ蓄積方法の決定。
  2010年6月の評価開始以後、LCGTに予算がついたため、LCGTデジタル用の仕様書作成も目的に含める。
  担当：大石、斉藤
  supervisor：宮川、辰巳、神田ほか
  参考：2．辰巳からの要望　の3
  

  Contents

  1. PerformanceTest
     1. CLIO Digital
     2. ADCの評価
        1. calibration
        2. ADC雑音スペクトル測定
     3. DACの評価
        1. calibration
        2. DACの雑音スペクトル測定
     4. Differential Driverの評価
        1. 60Hzの除去性能
     5. AntiAliasing(=AntiImaging)Filterの測定
     6. Differential Receiverの測定
     7. 遅延時間とカップリングの評価

CLIO Digital

• CLIOのアナログ-デジタル間は、2010年6月現在、以下のように構成されている。

  Analog input

  >

  (Whitening Filter)

  >

  Differential driver

  >

  AntiAliasing Filter

  >

  ADC

  >

  Digital control

  >

  DAC

  >

  AntiImaging Filter(=AA)

  >

  Differential Receiver

  >

  (Dewhitening Filter)

  >

  Analog output

  近日中に、以下のように変更予定。

  Analog input

  >

  Differential Driver

  >

  (Whitening filter)

  >

  AntiAliasing Filter

  >

  ADC

  >

  Digital Control

  >

  DAC

  >

  AntiImaging Filter(=AA)

  >

  Differential Receiver

  >

  (Dewhitening filter)

  >

  Analog output

  CLIO内は電源60Hzの振幅が大きく、これがdynamic rangeを制限する可能性があるため、初段に差動入力回路を入れる。
  white/dewhite filterは雑音レベルを気にするときのみ使用。
  2010年5月現在、CLIOでは、AA, DD, DRの3種類の回路を試作済 (タスクリスト参照)。
  今後、CLIOの感度を出していくための基礎データとして、これらの構成要素の特性を調べ、記録していく。

• アナログ回路の特性（伝達関数、雑音レベル）の測定には、スペアナを（参考：スペアナからのデータ取り出し）　

• デジタル回路の特性（伝達関数、雑音レベル）の測定には、diaguuiを用いる。Diagguiのつかいかた
  

ADCの評価

• ADC(Analog-to-Digital Converter)は、アナログ信号をデジタル信号に変換するもので、CLIO, LCGTでは、General Standards社の　PMC66-16AI64SSA-64-50MHz-MEM; 16bit, 64 single channel(=32 differential input), +/-10V (40Vp-p for differential) を用いている。
  ADCの評価は、入力信号に対する応答、雑音レベルの2つの観点から行う。

  チャネルとtest pointの対応はこちら(2010.Nov時点)

calibration

• デジタル信号の1LSB(Least Significant Bit)は、rangeをビット数で割ったものになり、

    1LSB=20V/16bit=20/65536=0.305mV

  入力においてこれより小さな値を識別することはできない（ただし、digital内部での処理は32bitで行われる）。
  線形性の確認 （preliminary） ADCのchannel 5-8において、入力信号が、Digital内部での値と整合するかのチェックを行った。 AgilentのFunction Generatorから、+/-0.5Vの矩形波を入力し、振幅のカウント数が整合しているか測定した。 基準値は

  　1V/1LSB=3276.8

  で、誤差を%で併記した。

  channel	input +0.5V	input -0.5V	amplitude	offset
  ch5	1638.25	-1626.06	3264.31 (0.4%)	12.19 (0.4%)
  ch6	1637.54	-1627.01	3264.55 (0.4%)	10.53 (0.3%)
  ch7	1637.93	-1626.78	3264.71 (0.4%)	11.15 (0.3%)
  ch8	1639.37	-1623.97	3263.34 (0.4%)	15.40 (0.5%)

  これらの振幅とオフセットは入力の信号によって若干変化する。
  この測定結果をふまえて、較正値の誤差範囲を1%以内と定める。これより誤差の大きなチャンネルがあれば使用を避ける。

ADC雑音スペクトル測定

• i)入力を短絡した場合、 ii)DC1Vを入力した場合、および iii)1Vp-p@1kHzの信号を入力した場合の雑音スペクトルを測定する。 信号はAgilent Function Generator 33220Aより出力し、測定にはdiagguiを用いた。DC1Vは、発信器出力501.1mVDCで行った。

  	ch1-4	ch5-8	ch9-12	ch13-16	ch17-20	ch21-24	ch25-28	ch29-32
  input short spectrum		input_shorted_ADC_powerspec_ch5_8.pdf
  input short histogram
  input DC1V spectrum
  input DC1V hist
  input 1Vpp@1kHz spec
  input 1Vpp@1kHz hist

DACの評価

• DAC(Digital-to-Analog Converter)は、デジタル信号をアナログ信号に変換するもので、General Standards社の　PMC66-16AO16-16-F0-DF-MEM; 16bit, 16　differential output, +/-5V(20Vp-p for differential) を用いている。
  デジタル入力からアナログ出力への較正と、雑音を評価する。

calibration

DACの雑音スペクトル測定

• HP3562Aをもちいて、DACの雑音スペクトルを測定する。設定は、POWER SPECモード、入力coupling AC、linear specで、Hanning window、Avg:10(stable mean)、周波数は100Hz(LF)と100kHz(HF)で測定した。表示はrms V/sqrt(Hz)。 入力状態を3種類変えて、DRの出力スペクトルを測定した。
  

• AI(SN006)の入力をshortして、出力をDR(SN002)に接続し、その出力をみる。

Differential Driverの評価

• DDを入れる主目的は、60Hzなどの雑音の除去である。

  各チャンネルが大きな問題なく動いているかどうかを確認するために、Hewlett Packardの3562Aを用いて、伝達関数の測定を行った。出力側はSR560で取った。位相の反転は要確認。
  

60Hzの除去性能

AntiAliasing(=AntiImaging)Filterの測定

AntiAliasingFilterは、高周波の映り込みを避けるためのもので、AntiImaging filterと同じである。 現在Differential Driverと同じ基盤を使っているので、基盤番号はDDと同じになる。 よって、SNは005, 006としておく。伝達関数の測定は、HP3562Aを用いて行った。 今回は、65kHz付近の周波数分解能は600Hzほどで測定を行っているので、gain@65535Hzは、実際には65501Hzの値を読んでいる。 notch周波数の精度もその程度である。

Differential Receiverの測定

DRの各チャンネルが大きな問題なく動いているかどうかを確認するために、Hewlett Packardの3562Aを用いて、伝達関数の測定を行った。
SN001のch2は、抵抗が一本抜けていたため、当初ゲインが半分であった。

遅延時間とカップリングの評価

• DACからの出力を、D-SUB 9pinでADCにつないで、遅延時間とカップリングの評価を行った。 DACとADCの比から、低周波で-6dBとなる。