Differences between revisions 1 and 23 (spanning 22 versions)
⇤ ← Revision 1 as of 2009-04-11 12:57:28 →
Size: 97
Editor: whitehole
Comment:
← Revision 23 as of 2009-05-30 23:32:29 → ⇥
Size: 1030
Editor: whitehole
Comment:
Deletions are marked like this. Additions are marked like this.
Line 1: Line 1:
== 優先順位付 ==
'''--(1. 19インチラックケース発注 with 穴あけ加工)-- '''		 == デジタル化第１段のためのアナログフロントエンド実機製作 ==
  参考：[[CLIO/Plans/DigitalControl/AnalogFrontEnd/|第１段・試作機製作]]

'''1. Expansion Chasis 内の配線''' (担当：宮川、due: as soon as possible)

'''2. ADC / DAC interface の配線チェック''' (担当:宮川、準備：辰巳, due:5月の宮川 Caltech 出張)
 . [[CLIO/Plans/DigitalControl/AnalogFrontEnd/|試作機]]

'''3. Anti-Alias module 1台、Anti-Imaging module １台''' (担当：辰巳、due: 5月末)
 . [[CLIO/Plans/DigitalControl/AnalogFrontEnd/|試作機]]


'''4. Binary Output Interface & BO NIM module 試作''' (担当：辰巳、due: 5月末)
 . ハードウェア[[attachment:d032.pdf|CONTEC 社製 DO-32L-PE]] (32ch: Open Corrector TTL Output)
 . [[attachment:LYFY75_070201.pdf|マニュアル]]
 . 別売ケーブルを購入したか確認。　37ピンD-SUB用両端コネクタ付きシールドケーブル PCB37PS-1.5P
 . [[attachment:DO_connection.pdf|接続図]]

デジタル化第１段のためのアナログフロントエンド実機製作

1. Expansion Chasis 内の配線 (担当：宮川、due: as soon as possible)

2. ADC / DAC interface の配線チェック (担当:宮川、準備：辰巳, due:5月の宮川 Caltech 出張)

3. Anti-Alias module 1台、Anti-Imaging module １台 (担当：辰巳、due: 5月末)

4. Binary Output Interface & BO NIM module 試作 (担当：辰巳、due: 5月末)

CLIO/Tasks/DigitalControl/AnalogFrontEnd2 (last edited 2009-09-17 15:58:46 by whitehole)