Differences between revisions 3 and 13 (spanning 10 versions)
⇤ ← Revision 3 as of 2009-04-11 13:00:38 →
Size: 215
Editor: whitehole
Comment:
← Revision 13 as of 2009-04-11 13:28:41 → ⇥
Size: 691
Editor: whitehole
Comment:
Deletions are marked like this. Additions are marked like this.
Line 1: Line 1:
== 優先順位付 ==
'''1. Expansion Chasis 内の配線 (担当：宮川)'''		 == デジタル化第１段のためのアナログフロントエンド実機 ==
'''1. Expansion Chasis 内の配線''' (担当：宮川、due: as soon as possible)
Line 4: Line 4:
'''2. ADC / DAC interface の配線チェック (担当:宮川)''' '''2. ADC / DAC interface の配線チェック''' (担当:宮川、準備：辰巳, due:5月の宮川 Caltech 出張)
Line 6: Line 6:
'''3. Anti-Alias module 1台、Anti-Imaging module １台''' '''3. Anti-Alias module 1台、Anti-Imaging module １台''' (担当：辰巳、due: 5月末)
 . [[CLIO/Plans/DigitalControl/AnalogFrontEnd/#AA]]


'''4. Binary Output Interface & BO NIM module 試作''' (担当：辰巳、due: 5月末)
 . ハードウェア[[attachment:d032.pdf|CONTEC 社製 DO-32L-PE]] (32ch: Open Corrector TTL Output)
 . [[attachment:LYFY75_070201.pdf|マニュアル]]

デジタル化第１段のためのアナログフロントエンド実機

1. Expansion Chasis 内の配線 (担当：宮川、due: as soon as possible)

2. ADC / DAC interface の配線チェック (担当:宮川、準備：辰巳, due:5月の宮川 Caltech 出張)

3. Anti-Alias module 1台、Anti-Imaging module １台 (担当：辰巳、due: 5月末)

4. Binary Output Interface & BO NIM module 試作 (担当：辰巳、due: 5月末)

CLIO/Tasks/DigitalControl/AnalogFrontEnd2 (last edited 2009-09-17 15:58:46 by whitehole)