Digital system subgroup meeting on 2013/1/9 16:00- (JST)
出席者: 宮川、和泉、上泉、関口、田中
1. 来年度予算案(宮川)
- ファイルをアップロードし損ねたためスキップ。週末のf2fの後議論される予定。
- デジタルに関してはData Storageが問題な位だが、回路に関してはほとんどお金がない。現状はデジタルの予算から回路を出している。
2. RTS(real time software)のバージョンアップについて(宮川)
詳しくは一連のblogを参照。
- 現在日本で配布しているシステムに入っているのは2.1.4というバージョンだが、現在大量発注しているDACカードが、このバージョンだと動かないことが判明。バージョンを2.4まで上げることで新しいDACが動くようになった。
- 2.2, 2.3, 2.3.1まではすんなりアップデートできた。
- 2.4はEPICS環境を一から見直す等、変更が大きく、一部ソフト(主にdaqd)はまだ動いていない。
バージョンアップで、VISで出ていた高周波のノイズが改善される可能性がある。また、神岡でDACにDCオフセットを出力すると高周波のノイズが大きくなるという問題が確認されたが、その当時LIGOでも同じようなことが議論されていて、現在の2.1.4は解決策が適用される前のバージョンなので、これも解決できる可能性がある。これはソフト側の問題であるという認識。実際の新しいバージョンでのノイズ測定はまだ。
3. ADCサンプリング時のデシメーションについて
- IOPで64kHzでサンプリングされ、その後それぞれのモデルで16kHzにダウンコンバートされる。
アップロードしたcontroller.cの384行目が16kHz用のデジタルのAA(anti alias filter)で、1278行目でAAを通った4つのデータのうち一つだけを読み取っているトいう理解(和泉)。
- まだ理解していない部分もあるかもしれないので、ソースコードを見て検討する。特に、これが解析にどのように効いてくるかが今後の検討課題。
4. D-SUBケーブルの仕様
- aLIGOではD-SUBのシールド線は片側どちらかを落とし、一番端の5番ピンは両端の基板同士を繋ぐが、必要なければ5番ピンをどちらか引き抜くことが可能。ただし、両方引き抜いて5番ケーブルが浮く状態になることは避ける。
- 1-6, 2-7等のペアはツイスト。
- aLIGOでは基板のグランドは全てシャーシに落としている。
- 上記状態だとグランドループができるが、差動伝送を守る場合、グランドループの問題は余り出てこないとのこと。
- LIGOでもまだ結果が出ていないが、経験中上記のやり方が一番いいとのこと。日本ではあまり差動伝送の経験がないので、上記方式で行く予定。
- 現在上のようなケーブルを作ることができるか見積もり問い合わせ中。
5. 回路等の管理について
- 出来上がった回路の管理に、JGWDocに新たにSという番号をつけて一つづつ登録していく。
- LIGOではさらにEという番号があり、そこに各種データをのせて、S番号からリンクを貼っている。
6. 現在製作中の回路のリストアップ
- まずはテキストベースでリストを上泉さんに作ってもらう。S番号をつける前のものなので、Wikiで管理か?
- それとともに、現在ある電子部品の場所や数等のリストをエクセルベースで作る。とりあえず柏の分を上泉さんに依頼。
7. 現状報告
VISのDACに2kHz, 5kHzのノイズがある問題。神岡では再現できず。恐らくどこかハードか配線等の問題ではないか。(関口、宮川)
SCSI cableのピンの曲がりが原因で、4300ctのオフセットが表れることが多い。(和泉)