Diff for "PLL" - JGW Wiki

Differences between revisions 10 and 13 (spanning 3 versions)

PLL system

129MHzのところでPLLロックしたときのビート。中心周波数は128998860Hzで、半値全幅は120Hz

問題点

中心の周波数が129MHzから1.1kHzずれている128998860Hzのところにある。

ロックしたときのフロアレベルが高い

Beatnote

基準信号

中心周波数1000000Hz、半値全幅80Hz

基準信号が原因ではないと思う。（シンセサイザーはTEXIOのやつ）

Beatnote

-  ⇤ ← Revision 10 as of 2017-09-04 10:41:24 → 
  Size: 459
  Editor: ShogoKambara
  Comment:
+   ← Revision 13 as of 2017-09-04 10:44:39 → ⇥
  Size: 554
  Editor: ShogoKambara
  Comment:
-Deletions are marked like this.
+Additions are marked like this.
 Line 14:
-Line 16:
+Line 17:
+基準信号が原因ではないと思う。（シンセサイザーはTEXIOのやつ）