|
Size: 122
Comment:
|
← Revision 22 as of 2017-09-25 10:37:54 ⇥
Size: 1018
Comment:
|
| Deletions are marked like this. | Additions are marked like this. |
| Line 3: | Line 3: |
| 129MHzのところでPLLロックしたときのビート。中心周波数は128998860Hzで、半値全幅は120Hz 問題点 中心の周波数が129MHzから1.1kHzずれている128998860Hzのところにある。 ロックしたときのフロアレベルが高い |
|
| Line 4: | Line 12: |
| 129MHzのところでPLLロックしたときのビート | 基準信号 中心周波数1000000Hz、半値全幅80Hz 基準信号が原因ではないと思う。（シンセサイザーはTEXIOのやつ） {{attachment:16シンセ.bmp|Beatnote|width="500"}} ロックしたときのコントロールシグナル {{attachment:TEK0002.BMP|Beatnote|width="800"}} このときは7.5分間ロックした == プロトタイプPLL == LIGOのD1002471から，Log detectorやRFアンプを排除したPFCを下に示す．Loop-filterに相当する部分は含まれていない． {{attachment:PFC.png|PFC|width="1600"}} == PLL回路のオーバービュー == {{attachment:回路.png|PFC|width="1600"}} |
PLL system
129MHzのところでPLLロックしたときのビート。中心周波数は128998860Hzで、半値全幅は120Hz
問題点
中心の周波数が129MHzから1.1kHzずれている128998860Hzのところにある。
ロックしたときのフロアレベルが高い
基準信号
中心周波数1000000Hz、半値全幅80Hz
基準信号が原因ではないと思う。（シンセサイザーはTEXIOのやつ）
ロックしたときのコントロールシグナル
このときは7.5分間ロックした
プロトタイプPLL
LIGOのD1002471から，Log detectorやRFアンプを排除したPFCを下に示す．Loop-filterに相当する部分は含まれていない．
PLL回路のオーバービュー
