Diff for "PLL" - JGW Wiki

Differences between revisions 6 and 10 (spanning 4 versions)

PLL system

129MHzのところでPLLロックしたときのビート。中心周波数は128998860Hzで、半値全幅は120Hz

問題点

中心の周波数が129MHzから1.1kHzずれている128998860Hzのところにある。

ロックしたときのフロアレベルが高い

Beatnote

基準信号中心周波数1000000Hz、半値全幅80Hz

Beatnote

-  ⇤ ← Revision 6 as of 2017-09-04 10:29:01 → 
  Size: 224
  Editor: ShogoKambara
  Comment:
+   ← Revision 10 as of 2017-09-04 10:41:24 → ⇥
  Size: 459
  Editor: ShogoKambara
  Comment:
-Deletions are marked like this.
+Additions are marked like this.
 Line 3:
-MHzのところでPLLロックしたときのビート
+MHzのところでPLLロックしたときのビート。中心周波数は128998860Hzで、半値全幅は120Hz
 Line 6:
-中心の周波数が129MHzから1.3kHzずれている
-Line 8:
+Line 7:
-フロアレベルが高い
+中心の周波数が129MHzから1.1kHzずれている128998860Hzのところにある。

ロックしたときのフロアレベルが高い
-Line 11:
+Line 12:
+基準信号
中心周波数1000000Hz、半値全幅80Hz

{{attachment:16シンセ.bmp|Beatnote|width="500"}}