226
Comment:
|
928
|
Deletions are marked like this. | Additions are marked like this. |
Line 3: | Line 3: |
129MHzのところでPLLロックしたときのビート | 129MHzのところでPLLロックしたときのビート。中心周波数は128998860Hzで、半値全幅は120Hz |
Line 7: | Line 7: |
中心の周波数が129MHzから1.3kHzずれている | 中心の周波数が129MHzから1.1kHzずれている128998860Hzのところにある。 |
Line 9: | Line 9: |
フロアレベルが高い | ロックしたときのフロアレベルが高い |
Line 12: | Line 12: |
基準信号 中心周波数1000000Hz、半値全幅80Hz 基準信号が原因ではないと思う。(シンセサイザーはTEXIOのやつ) {{attachment:16シンセ.bmp|Beatnote|width="500"}} ロックしたときのコントロールシグナル {{attachment:TEK0002.BMP|Beatnote|width="800"}} このときは7.5分間ロックした == プロトタイプPLL == LIGOのD1002471から,Log detectorやRFアンプを排除したPFCを下に示す.Loop-filterに相当する部分は含まれていない. {{attachment:PFC.png|PFC|width="800"}} |
PLL system
129MHzのところでPLLロックしたときのビート。中心周波数は128998860Hzで、半値全幅は120Hz
問題点
中心の周波数が129MHzから1.1kHzずれている128998860Hzのところにある。
ロックしたときのフロアレベルが高い
基準信号
中心周波数1000000Hz、半値全幅80Hz
基準信号が原因ではないと思う。(シンセサイザーはTEXIOのやつ)
ロックしたときのコントロールシグナル
このときは7.5分間ロックした
プロトタイプPLL
LIGOのD1002471から,Log detectorやRFアンプを排除したPFCを下に示す.Loop-filterに相当する部分は含まれていない.