Differences between revisions 9 and 18 (spanning 9 versions)
⇤ ← Revision 9 as of 2017-09-04 10:38:14 →
Size: 417
Editor: ShogoKambara
Comment:
← Revision 18 as of 2017-09-04 10:50:42 → ⇥
Size: 706
Editor: ShogoKambara
Comment:
Deletions are marked like this. Additions are marked like this.
Line 15: Line 15:
中心周波数1000000Hz、半値全幅80Hz
Line 16: Line 17:
{{attachment:16シンセ.bmp|Beatnote|width="1000"}} 基準信号が原因ではないと思う。（シンセサイザーはTEXIOのやつ）

{{attachment:16シンセ.bmp|Beatnote|width="500"}}

ロックしたときのコントロールシグナル

{{attachment:TEK0002.BMP|Beatnote|width="800"}}

このときは7.5分間ロックした

PLL system

129MHzのところでPLLロックしたときのビート。中心周波数は128998860Hzで、半値全幅は120Hz

問題点

中心の周波数が129MHzから1.1kHzずれている128998860Hzのところにある。

ロックしたときのフロアレベルが高い

Beatnote

基準信号

中心周波数1000000Hz、半値全幅80Hz

基準信号が原因ではないと思う。（シンセサイザーはTEXIOのやつ）

Beatnote

ロックしたときのコントロールシグナル

Beatnote

このときは7.5分間ロックした

PLL (last edited 2017-09-25 10:37:54 by ShogoKambara)